Семинары

Семинары на кафедре вычислительной техники


HIGH-LEVEL SYNTHESIS TECHNOLOGIES DAY

10 марта 2017г.

сайт (описание, программа, презентации): http://hls.cs.ifmo.ru

Одной из наиболее ожидаемых технологий в области IT является автоматизированный синтез специализированной аппаратуры из высокоуровневого программного кода – высокоуровневый синтез (High Level Synthesis, HLS).  Специалистами прогнозируется постепенный отказ от универсальных компьютерных платформ в пользу специально синтезированных «под задачу» вычислителей. Уже сейчас это меняет технологии программирования, значительно преображая облик IT.

Ведущие семинара:

Роман Попов, старший инженер корпорации Intel представил обзор технологий HLS и инструментов (САПР), показал примеры HLS на базе языков C++ и SystemC для решения практических задач.

Самарий Баранов, проф., доктор наук, руководитель компании Synthezza (Канада, Израиль) рассказал об оригинальной методологии и САПР Synthagate для высокоуровневого синтеза вычислительных блоков.

Участниками семинара стали представители многих предприятий радиоэлектронной, приборостроительной и IT-отрасти, студенты и аспиранты Университета ИТМО.
 
 

NanometerASIC

2, 3 ноября 2016 г

сайт (описание, программа, презентации): http://nanoasic.cs.ifmo.ru

Задачей данного семинара является ознакомление слушателей с различными этапами проектирования специализированных цифровых и аналогово-цифровых интегральных микросхем (ApplicationSpecificIntegratedCircuit, ASIC) и систем на кристалле (SystemonaChip, SoC).

Семинар формирует единую картину того, как разрабатываются и верифицируются современные микросхемы, как они производятся, корпусируются, тестируются. Семинар предусматривает лабораторный практикум с использованием САПР компании Synopsys.

Ведущий семинара - Чарльз Данчек (Charles Dancak), лектор Калифорнийского университета в Санта Крус, отделение в Кремниевой Долине. Чарльз Данчек имеет обширный опыт реального проектирования: длительное время работал инженером в компаниях Synopsys, Teradyne, Cadence, LatticeSemi и SiliconCompilers.

 


MIPSfpga and Connected MCU

7 ноября 2016 г

сайт (описание, программа, презентации): http://mipsfpga.cs.ifmo.ru

MIPSfpga – версия процессорного ядра MIPS microAptiv UP, бесплатно лицензируемая для университетов и предоставляемая им в исходных текстах разработчиком  - фирмой ImaginationTechnologies. Пользователи используют именно тот RTL-код, который используется как основа микросхем микроконтроллеров Microchip PIC32MZ и процессора для «интернета вещей» – SamsungArtik 1.  Что это дает?

На семинаре обсуждается, как устроен и функционирует настоящий микропроцессор, рекомендации по разработке собственных систем на кристалле, многоядерных систем со специализированными сопроцессорами.

Ведущий семинара - Юрий Панчул, инженер по проектированию и верификации схемотехники в команде разработчиков микропроцессорного ядра MIPSI6400 компании ImaginationTechnologies.

 

Информация © 2015-2017 Университет ИТМО
Разработка © 2015 Департамент информационных технологий